Texas Instruments TMS320VC5506 Digitaler Festpunkt-Signalprozessor

Die TMS320C55x CPU bietet zwei mehrfach akkumulierte (MAC) Einheiten, die jeweils eine 17-Bit- x 17-Bit-Multiplikation in einem einzigen Zyklus ermöglichen. Eine zentrale 40-Bit-Arithmetik- und Logikeinheit (ALU) wird durch eine zusätzliche 16-Bit-ALU unterstützt. Die Verwendung der ALUs erfolgt unter der Befehlssatzsteuerung und bietet die Möglichkeit, die parallele Aktivität und den Stromverbrauch zu optimieren. Diese Ressourcen werden in der Adresseinheit (AU) und Dateneinheit (DU) der TMS320C55x CPU verwaltet. Die TMS320C55x DSP-Generierung unterstützt einen variablen Bytebreiten-Befehlssatz für eine verbesserte Codedichte. Die Befehlseinheit (IU) führt 32-Bit-Programmabrufe aus internen oder externen Speicher- und Warteschlangenbefehle für die Programmeinheit (PU) durch. Die Programmeinheit dekodiert die Befehle, leitet Aufgaben an die AU- und DU-Ressourcen weiter und verwaltet die vollständig geschützte Pipeline. Die Sprungvorhersagefunktion vermeidet Pipeline-Flushes bei der Ausführung von bedingten Befehlen.

Der 128-KByte-On-Chip-Speicher auf dem TMS320VC5506 ist ausreichend für viele Handheld-Geräte, tragbare GPS-Systeme, drahtlose Freisprechtelefone, tragbare PDAs und Spielekonsolen. Viele dieser Applikationen benötigen in der Regel einen 64-KByte- oder größeren, aber weniger als 128-KByte-On-Chip-Speicher und müssen mehr als 60 % bis 70 % der Zeit im Standby-Modus betrieben werden. Für Applikationen, die mehr als 128 KByte On-Chip-Speicher aber weniger als 256 KByte On-Chip-Speicher erfordern, bietet Texas Instruments den TMS320VC5509A, der auf dem TMS320C55x DSP-Core basiert.

Der TMS320C5506 Peripheriesatz enthält eine externe Speicherschnittstelle (EMIF), die einen nahtlosen Zugriff auf asynchrone Speicher, wie z. B. EPROM und SRAM sowie auf Hochgeschwindigkeits-Speicher mit hoher Dichte, wie z. B. synchroner DRAM bietet. Weitere Peripheriegeräte sind ein Universal Serial Bus (USB), eine Echtzeituhr, ein Watchdog-Timer und eine I²C Multi-Master- und Slave-Schnittstelle. Drei gepufferte serielle Vollduplex-Mehrkanal-Anschlüsse (McBSPs) bieten eine nahtlose Schnittstelle zu einer großen Auswahl von seriellen Industriestandard-Bauteilen und eine Mehrkanal-Kommunikation mit bis zu 128 separat aktivierten Kanälen. Der DMA-Controller bietet eine Datenverschiebung für sechs unabhängige Kanalkontexte ohne CPU-Eingriff, wodurch ein DMA-Durchsatz von bis zu zwei 16-Bit-Wörter pro Zyklus ermöglicht wird. Zwei Universal-Timer, bis zu acht dedizierte Universal-I/O-Pins (GPIO) und eine digitale Phasenregelschleifen(DPLL)-Taktgenerierung sind ebenfalls enthalten.