Texas Instruments LMK5C33414A Leistungsstarker Netzwerk-Synchronisierer
Der Texas Instruments LMK5C33414A leistungsstarke Netzwerk-Synchronisierer enthält einen Jitter-Cleaner, der die strengen Anforderungen von drahtlosen Kommunikations- und Infrastrukturapplikationen erfüllt. Der Netzwerk-Synchronisierer integriert drei DPLLs, um einen störungsfreien Jitter und eine Schaltdämpfung mit programmierbarer Schleifenbandbreite und ohne externe Schleifenfilter zu gewährleisten. Diese Funktion maximiert die Flexibilität und Benutzerfreundlichkeit des Bauteils. Jede DPLL-Phase sperrt eine gepaarte APLL auf einen Referenzeingang.Die APLL3 verfügt über eine extrem leistungsstarke PLL mit der proprietären BAW-Technologie (Bulk Acoustic Wave, BAW) von TI. Das Bauteil kann Ausgangstaktgeber von 491,52 MHz mit einem RMS-Jitter von 42 fs (typisch) / 60 fs (max.) erzeugen, unabhängig von den Eigenschaften des Jitters und der DPLL-Referenzeingangsfrequenz. APLL2 und APLL1 bieten Optionen für einen zweiten oder dritten Frequenz- und/oder Synchronisationsbereich.
Die Schaltung zur Referenzvalidierung überwachen die DPLL-Referenztaktgeber und führen bei Erkennung eines Umschaltvorgangs eine Umschaltung zwischen ihnen durch. Der Nullverzögerungsmodus (ZDM) und die Phasenauslöschung können aktiviert werden, um die Phasenbeziehung vom Eingang zum Ausgang zu steuern. Der LMK5C33414A von Texas Instruments ist vollständig über die SPI- oder I2C-Schnittstelle programmierbar. Das On-Board-EEPROM kann verwendet werden, um Taktgeber für die Inbetriebnahme des Systems anzupassen. Das Bauteil verfügt über werkseitig voreingestellte ROM-Profile, die als Rückfalloptionen zur Verfügung stehen.
Merkmale
- Drahtlose BAW-VCO-Taktgeber mit extrem niedrigem Jitter
- RMS-Jitter bei 491,52 MHz: 42 fs (typisch / 60 fs (max.)
- RMS-Jitter bei 245,76 MHz: 47 fs (typisch) / 65 fs (max.)
- Drei leistungsstarke digitale Phasenregelschleifen (DPLLs) mit gepaarten analogen Phasenregelschleifen (APLLs)
- Programmierbare DPLL-Schleifenbandbreite von 1 MHz bis 4 kHz
- DCO-Frequenzeinstellungs-Schrittgröße: < 1 ppt
- Vier differenzielle oder einendige DPLL-Eingänge
- Eingangsfrequenz: 1 Hz (1 PPS) bis 800 MHz
- Digitaler Holdover und Hitless-Schaltung
- 14 Differentialausgänge mit programmierbaren HSDS-/LVPECL-, LVDS- und HSCL-Ausgangsformaten
- Bis zu 18 Gesamtfrequenzausgänge bei Konfiguration mit 6 LVCMOS-Frequenzausgängen auf OUT0_P/N, OUT1_P/N, GPIO1 und GPIO2 und 12 Differentialausgängen
- Ausgangsfrequenz mit programmierbarer Schwingung und Gleichtakt von 1 Hz (1 PPS) bis 1.250 MHz
- Konform mit PCIe Gen 1 bis 6
- I2C-, 3-Draht-SPI- oder 4-Draht-SPI-Schnittstelle
- -40 °C bis +85 °C Betriebstemperatur der Umgebung
Applikationen
- 4 G und 5 G Drahtlose Netzwerke
- Aktives Antennensystem (AAS), mMIMO
- Makro-Funkeinheit (RRU)
- CPRI-/eCPRI-Basisband, zentrale und verteilte Einheiten (BBU, CU, DU)
- Kleinzellen-Basisstation
- SyncE (G.8262), SONET/SDH (Stratum 3/3E, G.813, GR-1244, GR-253), IEEE 1.588 PTP Sekundärtaktgeber
- Jitter-Reinigung, Wanderdämpfung und Referenztakterzeugung für 56G/112G PAM-4 SerDes
- Optische Transportnetzwerke (OTN G.709)
- Leitungszugriff mit fester Bandbreite
- Industrie – Test und Messung
Weitere Ressourcen
Typisches vereinfachtes Blockdiagramm
