Texas Instruments AM62x/AM62x-Q1 ARM®-basierte kostengünstige MPUs

Die kostengünstigen Arm^®-basierten MPUs der Baureihe AM62x/AM62x-Q1 von Texas Instruments sind für die Entwicklung von Linux^® -Anwendungen mit skalierbarer Arm^® Cortex^®-A53-Leistung und eingebetteten Funktionen ausgelegt. Diese Bauteile bieten eine Dual-Display-Unterstützung, 3D-Grafikbeschleunigung und einen umfangreichen Peripheriesatz. Die AM62x/AM62x-Q1 MPUs eignen sich für eine große Auswahl von Fahrzeuganwendungen und Industrieapplikationen und bieten intelligente Funktionen und eine optimierte Leistungsarchitektur. Die AM62x-Q1 Bauteile sind für Fahrzeuganwendungen AEC-Q100 qualifiziert.

Der Gigabit-Ethernet-Schalter verfügt über einen internen Anschluss sowie zwei externe Anschlüsse mit TSN-Unterstützung (Time-Sensitive Networking) Ein zusätzliches PRU-Modul auf dem Bauteil ermöglicht Echtzeit-I/O-Funktionen. Darüber hinaus ermöglicht die umfangreiche Peripherie, die in AM62x/AM62x-Q1 MPUs enthalten ist, Konnektivität auf Systemebene, wie z.B. MMC/SD, USB, OSPI, Kamera-Schnittstelle, CAN-FD und GPMC für eine parallelgeschaltete Host-Schnittstelle zu einem externen ASIC/FPGA. Darüber hinaus unterstützen die AM62x Bauteile mit dem integriertem Hardware-Sicherheitsmodul (HSM) ein sicheres Hochfahren zur Erfüllung der Anforderungen der IP-Schutzart. Diese Bauteile bieten eine fortschrittliche Leistungsmanagement-Unterstützung für tragbare und stromsparende Applikationen.

Merkmale

Prozessorkerne:
- Bis zu ARM Cortex-A53-64-Bit-Quad-Mikroprozessor-Subsystem mit bis zu 1,4 GHz
- ARM Cortex-M4F-Einzelcore-MCU mit bis zu 400 MHz
- Dedizierter Bauteil-/Leistungsmanager
Multimedia
- Display-Subsystem
- 3D-Grafik-Verarbeitungseinheit
- Eine serielle Kamera-Schnittstelle (CSI-Rx) – 4 Spuren mit DPHY
Speicher-Subsystem:
- On-Chip-RAM von bis zu 816 KB
- DDR-Subsystem (DDRSS)
Funktionale Sicherheit:
- Für die Einhaltung der funktionalen Sicherheitsanforderungen ausgelegt [Industrie]
  - Bauteile, die für funktionale Sicherheitsapplikationen entwickelt wurden
  - Dokumentation zur Unterstützung des Designs von funktionalen Sicherheitssystemen gemäß IEC61508 ist verfügbar
  - Für eine systematische Fähigkeit von bis zu SIL 3 ausgelegt
  - Für eine Hardware-Integrität von bis zu SIL 2 ausgelegt
  - Sicherheitsbezogene Zertifizierung
    - Zertifizierung nach IEC 61508 durch TÜV-SÜD geplant
- AEC-Q100-qualifiziert
Sicherheit:
- Unterstützung für Secure Boot
- Kryptografische Beschleunigungsunterstützung
- Sicherheit debuggen
- Unterstützung für Trusted Execution Environment (TEE)
- Unterstützung für sichere Speicherung
- On-the-Fly-Verschlüsselungsunterstützung für OSPI-Schnittstelle im XIP-Modus
PRU-Subsystem:
- Programmierbare Echtzeit-Dual-Core-Unit-Subsystem (PRUSS) mit bis zu 333 MHz
- Für den Antrieb von GPIO für zyklusgenaue Protokolle, wie z. B. auch:
  - Universal-Eingang/Ausgang (GPIO)
  - UARTs
  - I²C
  - Externer ADC
- 16 KByte Programmspeicher pro PRU mit SECDED ECC
- 8 KB Datenspeicher pro PRU mit SECDED ECC
- 32 KB Universal-Speicher mit SECDED ECC
- CRC32/16 HW-Beschleuniger
- Scratch-PAD-Speicher mit drei Bänken von 30 x 32-Bit-Registern
- Ein Industrie-64-Bit-Timer mit neun Erfassungs- und 16 Vergleichsereignissen, zusammen mit einer langsamen und schnellen Kompensation
- Ein Interrupt-Controller (INTC), unterstützt mindestens 64 Eingangsereignisse

Hochgeschwindigkeits-Schnittstellen
- Integrierter Ethernet-Schalter mit Unterstützung (insgesamt zwei externe Anschlüsse)
- Zwei USB2.0-Ports
Allgemeine Konnektivität:
- 9 x Asynchrone Universal-Empfänger/-Sender (UART)
- 5x serielle Peripherieschnittstellen (SPI)-Controller
- 6 x Inter-Integrated Circuit-Anschlüsse (I²C)
- 3 x serielle Mehrkanal-Audio-Anschlüsse (McASP)
- 3 x verbesserte PWM-Module (ePWM)
- 3x verbesserte Quadrature-Encoder-Pulse-Module (eQEP)
- 3 x eCAP-Module (Enhanced Capture, eCAP)
- Universal-I/O (GPIO), All-LVCMOS-I/O kann als GPIO konfiguriert werden
- 3 x Controller Area Network(CAN)-Module mit CAN-FD Unterstützung
Medien und Datenspeicherung:
- 3 x Secure-Digital(SD)-Schnittstelle (4b+4b+8b)
- 1 × Universal-Speicher-Controller (GPMC) von bis zu 133 MHz
- OSPI/QSPI mit DDR/SDR-Unterstützung
Leistungsmanagement:
- Vom Bauteil/Leistungsmanager unterstützte Stromsparmodi
Optimale Lösung für die Leistungsmanagementlösung
- Empfohlene TPS65219 Leistungsmanagement-ICs (PMIC)
Boot-Optionen
- UART
- I²C-EEPROM
- OSPI/QSPI-Flash
- GPMC-NOR/NAND-Flash
- Serieller NAND-Flash
- SD-Karte
- eMMC
- USB-Boot (Host) vom Massenspeicher-Bauteil
- USB-Boot (Bauteil) von einem externen Host (DFU-Modus)
- Ethernet
Technologie/Gehäuse
- 16-nm-Technologie
- 13 mm x 13 mm, 0,5 mm Rastermaß, 425-Pin-FCCSP-BGA (ALW)