Texas Instruments XIO2000A Umsetzungsbrücken
Die Umsetzungsbrücken XIO2000A von Texas Instruments für PCI EXPRESS® zu PCI® -Bus sind vollständig konform mit der Spezifikation für PCI Express zu PCI/PCI-X-Brücke. Die Brücke XIO2000A unterstützt gleichzeitig bis zu acht gebuchte und vier nicht gebuchte Transaktionen für jeden aktivierten virtuellen Kanal (VC) für den Downstream-Verkehr. Bis zu sechs gebuchte und vier nicht gebuchte Transaktionen werden gleichzeitig für den Upstream-Verkehr für jeden VC unterstützt.
Die XIO2000A Brücken von TI unterstützen zwei unabhängige VCs. Der zweite VC ist für isochrone Verkehrsarten und QoS- Applikationen (Quality-of-Service) optimiert. Darüber hinaus unterstützt die Brücke die erweiterte Fehlermeldungsfunktion, einschließlich erweiterter CRC (ECRC). Eine ergänzende Firmware oder Software ist erforderlich, um beide Funktionen umfassend zu nutzen.
Zur Reduzierung der Systemlatenz über die Brücke ist eine robuste Pipeline-Architektur implementiert. Wenn Paritätsfehler erkannt werden, wird das Paket-Poisoning sowohl für vorgeschaltete als auch nachgeschaltete Vorgänge unterstützt.
Merkmale
- Vollständiger x1-PCI-Express-Durchsatz
- Vollständig konform mit PCI-Express-zu-PCI/PCI-X-Brücken-Spezifikation, Revision 1.0
- Vollständig konform mit PCI-Express-Basis-Spezifikation, Revision 1.0a
- Vollständig konform mit PCI-Local-Bus-Spezifikation, Revision 2.3
- Erweiterte Virtual-Channel-Unterstützung (VC)
- Enthält einen zweiten VC für Quality-of-Service- und isochrone Applikationen
- Erweiterte PCI-Express-Fehlerberichtsfunktionen, einschließlich ECRC-Unterstützung
- Unterstützung für D1, D2, D3heiß und D3kalt
- Das Link-Energiemanagement im aktiven Zustand spart Energie, wenn die Paketaktivität auf dem PCI-Express-Link im Leerlauf ist, indem es sowohl den L0s- als auch den L1-Zustand nutzt.
- Wake-Ereignis- und Beacon-Unterstützung
- Fehlerweiterleitung, einschließlich PCI Express
- Daten-Poisoning und PCI-Bus-Paritätsfehler
- Nutzt einen gängigen 100-MHz-Differential-PCI-Express-Referenztaktgeber oder einen einendigen 125-MHz-Referenztaktgeber
- Robuste Pipeline-Architektur zur Reduzierung der Transaktionslatenz
- Vollständiger PCI-Local-Bus-Durchsatz von 66 MHz/32-Bit
- Unterstützung für sechs untergeordnete PCI-Bus-Master mit internem konfigurierbarem 2-Stufen-Priorisierungsschema
- Geringe Leistungsaufnahme (<350 mW) gewährleistet einfache Implementierung
- XIO2000AI unterstützt Industrietemperaturen bei Busgeschwindigkeiten von 33 MHz
- Zwei Gehäuseoptionen von 15 mm x 15 mm und 12 mm x 12 mm
- Interner PCI-Arbiter unterstützt bis zu 6 externe PCI-Master
- Erweiterte VC-Arbitrierungsoptionen umfassen strikte VC1-Priorität, Hardware-festes Rundlauf-Verfahren und gewichtetes 32-Phasen-Rundlauf-Verfahren
- Erweiterte PCI-Bus-Arbitrierungsoptionen umfassen gewichtetes, zeitbasiertes 128-Phasen-Rundlauf-Verfahren und aggressiv zeitbasiertes und gewichtetes 128-Phasen-Rundlauf-Verfahren
- Erweiterte isochrone PCI-Fenster für die Zuordnungen des Speicherplatzes zu einer bestimmten Datenverkehrsklasse
- Erweiterte PCI-Express-Nachricht signalisiert die Interrupt-Erzeugung für serielle IRQ-Interrupts von CardBus-Applikationen
- Externe PCI-Bus-Arbiter-Option
- PCI-Bus-LOCK-Unterstützung
- Unterstützung für Taktgeber-Lauf- und Leistungsüberbrückung
- Sechs gepufferte PCI-Taktausgänge (33 MHz oder 66 MHz)
- PCI-Bus-Schnittstelle 3,3 V und 5,0 V (33 MHz nur bei 5,0 V) Toleranzoptionen
- Der integrierte AUX-Schalter entzieht VAUX
- Strom nur, wenn die Hauptstromversorgung ausgeschaltet ist
- Acht 3,3-V-Multifunktions-Universal-I/O-Anschlüsse
- Speicher-zugeordneter serieller EEPROM-Bus-Controller, der PCI-Express-Leistungsbudget/Grenzerweiterungen für Add-in-Karten unterstützt
- Kompakter Footprint, 201-Ball-GZZ-MicroStar™-BGA (nur XIO2000A), bleifreies 201-Ball-ZZZ-MicroStar-BGA, 175-Ball-ZHC-MicroStar-BGA oder 175-Ball-ZHH-MicroStar-BGA
Weitere Ressourcen
Veröffentlichungsdatum: 2021-02-04
| Aktualisiert: 2024-05-22