Texas Instruments TMS320C5517 Digitaler Festpunkt-Signalprozessor
Der TMX320C5517 digitale Festpunkt-Signal-Prozessor (DSP) von Texas Instruments basiert auf dem TMS320C55x DSP-Generierungs-CPU-Prozessorkern. Die C55x DSP-Architektur erreicht eine hohe Leistungsfähigkeit bei geringem Stromverbrauch, der durch erhöhte Parallelität und starken Fokus auf Energieeffizienz erzielt wird. Die CPU unterstützt eine interne Busstruktur, die aus einem Programmbus, einem 32-Bit-Lese-Datenbus, zwei 16-Bit-Lese-Datenbusse und zwei 16-Bit-Schreib-Datenbusse besteht. Darüber hinaus verfügt das Bauteil über weitere Busse, die für Peripherie- und DMA-Aktivitäten vorgesehen sind. Diese Busse bieten in einem einzigen Zyklus die Möglichkeit von bis zu vier 16-Bit-Datenlesungen und zwei 16-Bit Datenschreibungen auszuführen. Das Bauteil enthält ferner vier DMA-Controller, mit je 4 Kanälen, die Datenbewegungen für 16 unabhängige Kanäle ohne Eingreifen der CPU ermöglichen. Jeder DMA-Controller kann eine prozentuale 32-Bit-Datenübertragung pro Zyklus parallel und unabhängig von der CPU-Aktivität durchführen.
Merkmale
- CORE
- TMS320C55x Stromsparender digitaler Festpunkt-Signalprozessor mit hoher Leistungsfähigkeit
- 13,33 bis 5 ns Befehlszykluszeit
- 75 bis 200 MHz Taktfrequenz
- Ausführung von einem/zwei Befehl(en) pro Zyklus
- Dual-Multiply-and-Accumulate-Einheiten (bis zu 450 Millionen Multiply-Accumulates pro Sekunde [MMACS])
- Zwei Arithmetic und Logic Units (ALUs)
- Drei interne Daten oder Operand Read Busse und zwei Write Busse
- Software-kompatible mit C55x-Bauteilen
- Industrietemperaturgeräte erhältlich
- 320 KB Zero-Wait-State-On-Chip-RAM
- 128 KB Zero-Wait-State-On-Chip-ROM (4 Blöcke von 16 K × 16-Bit)
- Eng gekoppelter FFT-Hardware-Beschleuniger
- TMS320C55x Stromsparender digitaler Festpunkt-Signalprozessor mit hoher Leistungsfähigkeit
- PERIPHERIE
- Eine Universal-Host-Anschluss-Schnittstelle (UHPI) mit 16-Bit-Mux-Adresse oder Datenbus
- Master- und Slave-Mehrkanal-Schnittstelle mit seriellen Anschlüssen (McSPI) und drei Chip-Selects
- Master- und Slave-Mehrkanal-Schnittstelle mit gepufferten seriellen Anschlüssen (McBSP)
- Externe 16- und 8-Bit-Speicherschnittstelle (EMIF) mit nahtloser Schnittstelle
- 3,84375M × 16-Bit maximal adressierbarer externer Speicherplatz (SDRAM oder mSDRAM)
- Universeller asynchroner Empfänger/Sender (UART)
- Geräte-USB-Anschluss mit integriertem 2.0 Hochgeschwindigkeits-PHY
- DMA-Controller (Direct Memory Access)
- Drei 32-Bit-Universal-Timer (GP)
- Zwei Multimedia-Karten (MMC) und sichere Digital-Schnittstellen (SD)
- Serielle Anschluss-Schnittstelle (SPI) mit vier Chip-Selects
- Inter-Integrierter Maste- und Slave-Schaltkreis (I2C-Bus)
- Drei Inter-IC-Sound-Module (I2S-Bus) für den Datentransport
- 10-Bit-ADC mit sukzessiver Approximation (SAR) und 4 Eingängen
- IEEE 1149.2-kompatibler (JTAG) Abgrenzungsscan
- Bis zu 26 GPIO-Pins (mit anderen Funktionen multiplexiert)
- LEISTUNG
- Vier Core-isolierte Stromversorgungsbereiche: Analog, RTC, CPU und Peripherie sowie USB
- Vier I/O-isolierte Stromversorgungsbereiche: RTC-I/O, EMIF-I/O, USB-PHY und DVDDIO
- 1,05V-Core, 1,8-, 2,75- oder 3,3V-IOs
- 1,3V-Core, 1,8-, 2,75- oder 3,3V-IOs
- 1,8V-Core, 1,8-, 2,75- oder 3,3V-IOs
- TAKTGEBER
- Absolutzeitgeber (RTC) mit Quarzeingang, separatem Taktbereich und Stromversorgung
- Software-programmierbarer Phasenregelschleifen-(PLL)-Taktgeber
- BOOTLOADER
- On-Chip-ROM-Bootloader
- GEHÄUSE
- Bleifreies Kunststoff-BGA-Gehäuse (Ball Grid Array) (ZCH Suffix) mit 196 Anschlüssen und einem Rastermaß von 0,65 mm
Applikationen
- Digitale Zwei-Weg-Funkgeräte
- Stromsparende Analyseapplikationen (wie z. B. Spracherkennung, Bilderkennung und Fingerabdruck-Biometrie)
- Sprachapplikationen (wie Sprachaufzeichnungsanlagen, Freisprechanlage und Sprach-Audioverbesserungs-Subsysteme)
- Audiobauteile (wie z. B. Echounterdrückungs-Kopfhörer und Freisprechtelefone oder drahtlose Headsets und Mikrofone)
- Tragbare medizinische Geräte
Funktionales Blockdiagramm
Veröffentlichungsdatum: 2018-10-15
| Aktualisiert: 2023-07-10