Texas Instruments TDA4VE-Q1/TDA4AL-Q1/TDA4VL-Q1 SoC-Prozessoren

Texas Instruments TDA4VE-Q1/TDA4AL-Q1/TDA4VL-Q1 SoC-Prozessoren basieren auf der evolutionären Jacinto™ 7-Architektur, die für Smart-Vision-Kameraapplikationen ausgelegt ist. Diese Bauteile basieren auf umfangreichen Marktkenntnissen, die sich über ein Jahrzehnt der Marktführerschaft von TI auf dem Vision-Prozessor-Markt angesammelt haben. Der TDA4AL-Q1 von Texas Instruments bietet eine leistungsstarke Rechenleistung für herkömmliche und Deep-Learning-Algorithmen bei branchenführenden Leistungs-/Performance-Verhältnissen mit einem hohen Maß an Systemintegration, um Skalierbarkeit und niedrigere Kosten für fortschrittliche Videokamera-Applikationen zu ermöglichen. Zu den wichtigsten Cores gehören die DSP der nächsten Generation mit Skalar- und Vektor-Cores, dedizierten Deep-Learning und herkömmlichen Algorithmus-Beschleunigern, aktuelle ARM- und GPU-Prozessoren für das allgemeine Computing, ein integriertes Bildverarbeitungs-Subsystem (ISP) der nächsten Generation, Video-Codec und eine isolierte MCU-Insel. Diese sind durch Automotive-Sicherheitsstandards und Hardware-Beschleuniger geschützt.

Merkmale

  • Prozessor-Cores
    • Zwei C7x Gleitkomma, Vektor-DSP, bis zu 1,0 GHz, 160 GFLOPS, 512 GOPS
    • Deep-Learning-Matrix-Multiply-Accelerator (MMA), bis zu 8 TOPS (8b) bei 1,0 GHz
    • Vision-Verarbeitungsbeschleuniger (VPAC) mit Bildsignalprozessor (ISP) und mehreren Vision-Unterstützungsbeschleunigern
    • Tiefen- und Bewegungsverarbeitungsbeschleuniger (DMPAC)
    • Arm® Cortex®-A72 Dual-64-Bit-Mikroprozessor-Subsystem bei bis zu 2,0 GHz
      • Gemeinsamer L2-Cache von 1 MB pro Dual-Core-Cortex-A72-Cluster
      • 32 KB L1-D-Cache und 48 KB L1-ICache pro Cortex-A72-Core
    • Bis zu sechs Arm Cortex-R5F MCUs bei bis zu 1,0 GHz
      • 16 K I-Cache, 16 K D-Cache, 64 K L2-TCM
      • Zwei ARM Cortex-R5F MCUs in einem isolierten MCU-Subsystem
      • Vier (TDA4VE) oder zwei (TDA4AL/TDA4VL) Arm Cortex-R5F MCUs in allgemeiner Rechenpartition
    • GPU IMG BXS-64-4, 256 kB Cache, bis zu 800 MHz, 50 GFLOPS, 4 GTexels/s (TDA4VE und TDA4VL)
    • Benutzerdefinierte Verbindungsfabric, die eine Verarbeitungsberechtigung bis fast zum Maximum unterstützt
  • Speicher-Subsystem
    • Bis zu 4 MB On-Chip-L3-RAM mit ECC und Kohärenz
      • ECC-Fehlerschutz
      • Gemeinsamer, kohärenter Cache
      • Unterstützt eine interne DMA-Engine
    • Bis zu zwei externe Speicherschnittstellen-Module (EMIF) mit ECC
      • Unterstützt LPDDR4-Speichertypen
      • Unterstützt Geschwindigkeiten bis zu 4266 MT/s
      • Zwei (TDA4VE) oder ein (TDA4AL/TDA4VL) 32-Bit-Datenbus mit Inline-ECC bis zu 17 GBit/s pro EMIF
    • Universal-Speicher-Controller (GPMC)
    • Ein (TDA4AL/TDA4VL) oder zwei (TDA4VE) 512 KB On-Chip-SRAM im Hauptbereich, durch ECC geschützt
  • Funktionale Sicherheit
    • Funktionssicherheitskonform, zielgerichtet (bei ausgewählten Teilenummern)
    • Für funktionale Sicherheitsapplikationen ausgelegt
    • Dokumentation zur Unterstützung des Designs von funktionalen Sicherheitssystemen gemäß ISO 26262 bis zu ASIL-D/SIL-3 verfügbar
    • Systematische Fähigkeit bis zu ASIL-D/SIL-3 gezielt
    • Hardware-Integrität von bis zu ASIL-D/SIL-3 für MCU-Domäne
    • Hardware-Integrität von bis zu ASIL-B/SIL-2 für den Hauptbereich
    • Hardware-Integrität bis zu ASIL-D/SIL-3 für den erweiterten MCU-Teil (EMCU) der Hauptdomäne
    • Sicherheitsbezogene Zertifizierung
      • ISO 26262 geplant
  • Gerätesicherheit (bei ausgewählten Artikelnummern)
    • Sicherer Start mit sicherer Laufzeitunterstützung
    • Kundenprogrammierbarer Root-Schlüssel, bis zu RSA-4K oder ECC-512
    • Embedded-Hardware-Sicherheitsmodul
    • Crypto-Hardware-Beschleuniger – PKA mit ECC, AES, SHA, RNG, DES und 3DES
  • Serielle Hochgeschwindigkeitsschnittstellen
    • Ein PCI-Express® (PCIe) Gen3 Controller
      • Bis zu vier Leitungen pro Controller
      • Betrieb von Gen1 (2,5 GT/s), Gen2 (5,0 GT/s) und Gen3 (8,0 GT/s) mit Auto-Negotiation
    • Ein USB 3.0 DRD-Subsystem (Dual-Role Device)
      • Verbesserter SuperSpeed-Anschluss der Gen1
      • Unterstützt Type-C-Schaltung
      • Unabhängig konfigurierbar als USB-Host, USB-Peripherie oder USB-DRD
    • Zwei CSI2.0 4L RX und zwei CSI2.04L TX
  • Automotive-Schnittstellen
    • Zwanzig modulare MCAN-Module (Modular Controller Area Network) mit vollständiger CAN-FD-Unterstützung
  • Display-Subsystem
    • Ein (TDA4AL/TDA4VL) oder zwei (TDA4VE) DSI 4L TX (bis zu 2,5 K)
    • Ein eDP 4L (TDA4VE/TDA4VL)
    • Eine DPI
  • Audio-Schnittstellen
    • Fünf serielle Mehrkanal-Audio-Anschlussmodule (MCASP)
  • Videobeschleunigung
    • TDA4VE: H.264/H.265 Kodierung/Dekodierung (bis zu 480 MP/s)
    • TDA4AL: H.264/H.265 nur Kodierung (bis zu 480 MP/s)
    • TDA4VL: H.264/H.265 Kodierung/Dekodierung (bis zu 240 MP/s)
  • Ethernet
    • Zwei RMII/RGMII-Schnittstellen
  • Flash-Speicherschnittstellen
    • Embedded-MultiMediaCard-Schnittstelle (eMMC™ 5.1)
    • Eine Secure Digital 3.0/Secure Digital Input Output 3.0 Schnittstelle (SD3.0/SDIO3.0)
    • Zwei simultane Flash-Schnittstellen, die konfiguriert sind als
      • Eine OSPI, HyperBus™ oder QSPI und
      • eine QSPI
  • System-on-Chip(SoC)-Architektur
    • 16 Nm FinFET-Technologie
    • 23 mm x 23 mm, 0,8 mm Rastermaß, 770-Pin FCBGA (ALZ)
  • Begleitende Leistungsmanagement-ICs (PMIC)
    • Funktionale sicherheitskonforme Unterstützung bis zu ASIL-D / SIL-3
    • Flexibles Mapping zur Unterstützung verschiedener Anwendungsfälle

Applikationen

  • Erweitertes Fahrerassistenzsystem (FAS)
  • Maschinelle Bildverarbeitung
  • Industrie-Transportsysteme
  • Parkhilfe
  • Automatisierung im Einzelhandel
  • Überwachung

Videos

Funktionales Blockdiagramm

Blockdiagramm - Texas Instruments TDA4VE-Q1/TDA4AL-Q1/TDA4VL-Q1 SoC-Prozessoren
Veröffentlichungsdatum: 2023-02-17 | Aktualisiert: 2025-03-05