Texas Instruments SN74LV4T125/SN74LV4T125-Q1 Bufferumsetzungs-Gates

Texas Instruments SN74LV4T125/SN74LV4T125-Q1 Quad-Bufferumsetzungs-Gates sind CMOS-Buffer-Gates mit niedriger Spannung, die in einem größeren Spannungsbereich für Industrie-, Fahrzeug-, tragbare und Telekommunikations-Applikationen betrieben werden. Der Ausgangspegel kann CMOS-Pegel von 1,8 V, 2,5 V, 3,3 V und 5 V unterstützen und ist auf die Versorgungsspannung bezogen.

Der Eingang ist mit einer Schaltung mit geringerem Schwellenstrom zur Anpassung an eine 1,8V-Eingangslogikschaltung bei VCC = 3,3 V ausgelegt und kann in einer Aufwärts-Pegelumsetzung von 1,8 V zu 3,3 V verwendet werden. Darüber hinaus ermöglichen die 5V-toleranten Eingangspins eine Abwärtsumsetzung (z. B. 3,3V- zu 2,5V-Ausgang bei VCC = 2,5 V). Der große VCC -Bereich von 1,8 V bis 5,5 V ermöglicht die Erzeugung der gewünschten Ausgangspegel für den Anschluss an Controller oder Prozessoren.

Die SN74LV4T125/SN74LV4T125-Q1 Bauteile von Texas Instruments sind mit einer Antriebs-Strombelastbarkeit von 8 mA ausgestattet, um Überschwingen, Unterschwingen und Leitungsreflexionen zu reduzieren, die durch High-Drive-Ausgänge verursacht werden. Die SN74LV4T125-Q1 Bauteile sind für Fahrzeuganwendungen AEC-Q100-qualifiziert. Die SN74LV4T125-EP Bauteile verfügen über Goldbonddrähte, einen Temperaturbereich von -55 bis +105 °C und einen SnPb-Leitungsfinish.

Merkmale

  • Einzelversorgungsspannung-Umsetzer bei 5,0 V, 3,3 V, 2,5 Vund 1,8 V VCC
  • Betriebsbereich von 1,8 V bis 5,5 V
  • Aufwärtsumsetzung
    • 1,2 V zu 1,8 V bei 1,8 V VCC
    • 1,5 V zu 2,5 V bei 2,5 V VCC
    • 1,8 V zu 3,3 V bei 3,3 V VCC
    • 3,3 V zu 5,0 V bei 5,0 V VCC
  • Abwärtsumsetzung
    • 3,3 V zu 1,8 V bei 1,8 V VCC
    • 3,3 V zu 2,5 V bei 2,5 V VCC
    • 5,0 V zu 3,3 V bei 3,3 V VCC
  • Der Logikschaltungsausgang bezieht sich auf VCC
  • Zeichnet sich durch bis zu 50 MHz bei 3,3 V VCC
  • 5,5 V Toleranz bei Eingangsspins
  • -40 °C bis 125 °C Betriebstemperaturbereich
  • Bleifreie Gehäuse verfügbar
    • SC-70 (RGY) 3,5 mm × 3,5 mm × 1 mm
  • Latch-up-Leistung übertrifft 250 mA gemäß JESD 17
  • Unterstützt Standard-Logikschaltungs-Pinbelegung
  • Ioff unterstützt den Betrieb im teilweisen Abschaltmodus
  • CMOS-Ausgang-B kompatibel mit AUP125, LVC125

Applikationen

  • Tablet
  • Smartphone
  • Personalcomputer
  • Industrieapplikationen und Fahrzeuganwendungen

Funktionales Blockdiagramm

Blockdiagramm - Texas Instruments SN74LV4T125/SN74LV4T125-Q1 Bufferumsetzungs-Gates
Veröffentlichungsdatum: 2024-04-22 | Aktualisiert: 2024-05-06