Texas Instruments LMK5C33216 Extrem jitterarmer Taktsynchronisator
Der Texas Instruments LMK5C33216 extrem jitterarme Taktsynchronisator ist ein leistungsstarker Netzwerk-Taktgeber, Synchronisator und Jitter-Dämpfer. Er wird mit einer erweiterten Referenztaktauswahl und berührungslosen Schaltfunktionen geliefert, die zur Erfüllung der strengen Anforderungen von Kommunikationsinfrastruktur-Applikationen ausgelegt sind. Der LMK5C33216 enthält drei DPLLs mit einer programmierbaren Schleifenbandbreite und ohne externe Schleifenfilter, wodurch die Flexibilität und Benutzerfreundlichkeit maximiert wird. Alle DPLL-Phasen sperrt eine gekoppelte APLL zu einem DPLL-Referenzeingang. Die APLL-Referenz bestimmt die langfristige Frequenzgenauigkeit.
Die 3 APLLs können unabhängig von ihrer gekoppelten DPLL betrieben und von einer anderen APLL kaskadiert werden, um eine programmierbare Frequenzumsetzung zu bieten. Die APLL3 verfügt über eine extrem leistungsstarke PLL mit der proprietären Bulk Acoustic Wave (BAW) VCO-Technologie von TI und kann unabhängig vom Jitter und der Frequenz der XO- und Referenzeingänge, Ausgangstaktgeber mit einem RMS-Jitter von 40 fs erzeugen. APLL1 und APLL2 bieten Optionen für zusätzliche Frequenzbereiche. Der LMK5C33216 von Texas Instruments ist über eine I2C- oder SPI-Schnittstelle vollständig programmierbar. Der On-Board-EEPROM kann zur Anpassung der System-Anlauftaktgeber verwendet werden.
Merkmale
- BAW-APLL mit einem RMS-Jitter von 40 fs bei 491,52 MHz
- Drei leistungsstarke digitale Phasen-Regelschleifen (DPLLs) mit gekoppelten Analog-Phasen-Regelschleifen (APLLs)
- Programmierbare DPLL-Schleifenbandbreite von 0,01 Hz bis 4 kHz
- Offset von -116 dBc/Hz bei 100 Hz und einem DPLL-TDC-Rauschen von 122,88 MHz mit einer TDC-Rate von ≥ 20 MHz
- Zwei differenzielle oder einendige DPLL-Eingänge
- Differential: 1 Hz bis 800 MHz
- Berührungsloses Schalten mit Phasenauslöschung und/oder Phasenanstiegssteuerung
- Priorität-basierte Referenzauswahl
- 16 Ausgänge mit einem programmierbaren Format
- LVPECL/LVDS/HSDS: 1.000 MHz
- CML auf OUT4 und OUT6: 3.000 MHz
- 200-MHz-LVCMOS auf OUT0 und OUT1
- Einzelversorgung von 3,3 V mit internen LDOs
- I2C- oder 3-Draht-/4-Draht-SPI-Schnittstelle
- Erfordert Einzel-XO/-TCXO/-OCXO
- 40-Bit-DPLL oder APLL-DCO, < 1 ppt
- Holdover mit Phasenaufbau beim Verlassen
- Nullverzögerungsmodus mit programmierbarer Verzögerung
- Benutzerprogrammierbarer EEPROM
- Unterstützt eine PCB-Temperatur von 105 °C
Applikationen
- 4G- und 5G-Drahtlos-Netzwerke
- Basisbandeinheit (BBU)
- Aktive Antenneneinheit (AAU)
- Fernfunkeinheit (RRU)
- Netzwerk-Schalter (5G-HUB)
- Kleinzelle
Funktionales Blockdiagramm
Veröffentlichungsdatum: 2021-02-10
| Aktualisiert: 2022-03-11