Texas Instruments DAC12DL3200 12-Bit Hochgeschwindigkeits-DAC
Der 12-Bit-Hochgeschwindigkeits-Digital-Analog-Wandler (DAC) DAC12DL3200 von Texas Instruments ist ein Zweikanal-HF-Abtast-DAC mit sehr geringer Latenz. Dieser DAC kann Eingangs- und Ausgangsraten von bis zu 3,2 GSPS im Zweikanalmodus oder 6,4 GSPS im Einkanalmodus erreichen. Bei Verwendung der Multi-Nyquist-Ausgangsmodi kann der DAC Signalbandbreiten von über 2 GHz bei Trägerfrequenzen von annähernd 8 GHz übertragen. Der hohe Ausgangsfrequenzbereich ermöglicht eine direkte Abtastung im C-Band (8 GHz) und darüber hinaus.
Der DAC12DL3200 kann als I/Q-Basisband-DAC im Zweikanalmodus verwendet werden. Durch die hohe Abtastrate und den hohen Ausgangsfrequenzbereich ist der DAC12DL3200 auch für Arbitrary Waveform Generation (AWG) und Direct Digital Synthesis (DDS) geeignet. Ein integrierter DDS-Block ermöglicht die Erzeugung von Einzeltönen und Zweitönen auf dem Chip.
Der DAC12DL3200 von Texas Instruments hat eine parallele LVDS-Schnittstelle, die aus bis zu 48 LVDS-Paaren und 4 DDR-LVDS-Takten besteht. Zur Synchronisierung der Schnittstelle wird ein Strobe-Signal verwendet, das über das niedrigstwertige Bit (LSB) oder optional über dedizierte Strobe-LVDS-Lanes gesendet werden kann. Jedes LVDS-Paar kann bis zu 1,6 Gbit/s übertragen. Die Synchronisierung mit mehreren Geräten wird durch ein Synchronisierungssignal (SYSREF) unterstützt und ist mit JESD204B/C-Taktgebern kompatibel. SYSREF-Fenster erleichtern die Synchronisierung in Systemen mit mehreren Geräten.
Merkmale
- 12-Bit-Auflösung
- Maximale Eingangs- und Ausgangsabtastrate:
- Einkanalig bis zu 6,4 GSPS
- Zweikanalig bis zu 3,2 GSPS
- Multi-Nyquist-Betriebsmodi
- Einkanalige Modi: NRZ, RTZ, RF
- Zwei Kanal-Modi: NRZ, RTZ, HF, 2xRF
- Geringe Latenzzeit von 6 bis 8 ns durch das Bauteil
- Anpassung der Sendefunktionen an den Empfänger ADC12DL3200 mit niedriger Latenzzeit
- Kombinierte DAC- und ADC-Latenzzeit < 15 ns (ohne FPGA)
- Parallele DDR-LVDS-Schnittstelle
- Quellensynchrone Schnittstelle zur Vereinfachung des Timings:
- 24 oder 48 LVDS-Paare mit bis zu 1,6 Gbit/s
- 1 LVDS-DDR-Takt pro 12-Bit-Bus
- Ausgangsfrequenzbereich: > 8 GHz
- Skalenendwertstrom: 21 mA
- Vereinfachte Taktung und Synchronisierung
- SYSREF-Windowing verkürzt Setup- und Haltezeiten
- Direkter digitaler Synthesizer (DDS) auf dem Chip
- Erzeugung von ein- und zweitönigen Sinuswellen
- 32 x 32-Bit-Oszillatoren mit numerischer Steuerung
- Schnelle Frequenzsprungfähigkeit (< 500 ns)
- Synchroner CMOS-Frequenz-/Phaseneingang
- Leistung bei fOUT = 4,703 GHz, 6,4 GSPS, HF-Modus
- Ausgangsleistung: -3 dBm
- Grundrauschen: –147 dBc/Hz (70 MHz Offset)
- SFDR: 60 dBc
- Stromversorgungen: 1,0 V, 1,8 V, -1,8 V
- Leistungsaufnahme: 1,49 W (2-Kanal, HF-Modus, 3,2 GSPS)
- 256-Ball FCBGA-Gehäuse (17 mm x 17 mm, 1 mm Abstand)
Applikationen
- Elektronische Kriegsführung
- Generator: Impuls-, Muster- und Arbiträrwellenform (AWG)
Funktionales Blockdiagramm
Verwandtes Development Tool
Texas Instruments DAC12DL3200EVM DAC-Evaluierungsmodul (EVM)
Plattform für die Evaluierung des DAC12DL3200, eines Zweikanal-DACs mit sehr geringer Latenz und 12-Bit-RF-Abtastung.