Zurück zu Texas Instruments

Texas Instruments ADS52J65 16-Bit-Analog-Digital-Wandler (ADC)

Der Texas Instruments ADS52J65 16-Bit-Analog-Digital-Wandler (ADC) ist ein 8-Kanal-ADC, der ein CMOS-Verfahren und innovative Schalttechniken verwendet. Der ADS52J65 ist für einen stromsparenden Betrieb ausgelegt und bietet ein sehr hohes Signal-Rausch-Verhältnis (SRV) mit einem Endwert-Eingang von 2 Vpp. Das Bauelement liefert bei 5 MHz ein Leerlauf-SRV von 80 dBFS und ein Endwert-SRV von 78 dBFS. Aufgrund der großen Eingangsbandbreite von 250 MHz eignet sich das Bauteil für eine große Auswahl von Applikationen. Dazu gehören medizinische Hochfrequenz-Ultraschall-, Kernspintomographie- und Mehrkanal-Datenerfassungs-Applikationen. Der ADC integriert eine interne getrimmte Referenz zur Anpassung an alle Bauteile.

Der ADS52J65 verfügt über fortschrittliche digitale Funktionen, einschließlich eines I/Q-Digital-Demodulators mit fraktioniertem Dezimationsfilter. Die ADC-Daten von jedem Kanal werden mit einem 8B- bis 10B-Format kodiert und gemäß JESD204B-Standard mit Strommodus-Logik-(CML)-Ausgangsbuffern als SerDes-Datenstrom gesendet. Die ADC-Daten aus allen acht Kanälen können über einen einzelnen CML-Buffer (1-Lane-SerDes) mit einer Datenratenbegrenzung von max. 12,8 GBit/s ausgegeben werden. Die Verwendung von SerDes-Ausgängen reduziert die Anzahl Schnittstellenleitungen. Dadurch und kombiniert mit dem stromsparendes Design können acht Kanäle in einen VQFN-Gehäuse von 9 mm x 9 mm untergebracht und hohe Systemintegrationsdichten erzielt werden.

Merkmale

  • 16-Bit-Auflösung, Leerlauf-SRV: 80 dBFS
  • 70 mW/Kanal bei 125 MSPS, 4 Kanäle pro Lane
  • 45 mW/Kanal bei 62,5 MSPS, 8 Kanäle pro Lane
  • Endwert-Eingang: 2 VPP
  • Endwert-SRV: 78 dBFS bei fIN = 10 MHz
  • Endwert-SFDR: –85 dBc bei fIN = 10 MHz
  • Analoge Eingangsbandbreite von -3 dB = 250 MHz
  • Maximale Eingangssignalfrequenz für einen Eingang von 2 VPP = 130 MHz
  • Schnelle und konsistente Überlast-Erholung
  • Fortschrittliche digitale Funktionen
    • Automatische DC-Offset-Korrektur
  • Digitaler Durchschnitt
  • Digitaler I/Q-Demodulator
    • Fraktionierter Dezimationsfilter M = 1 bis 63 mit Schritten von 0,25
    • Datenausgangsraten-Reduktion nach Dezimation
    • 64 mW/Kanal bei 80 MSPS und Dezimation = 2
    • On-Chip-RAM mit 32 voreingestellten Profilen
  • JESD204B Unterklasse 0, 1 und 2
    • 2, 4 oder 8 Kanäle pro JESD-Lane
    • 10 GBit/s JESD-Schnittstelle
    • Unterstützt eine Lane-Rate von bis zu 12,8 GBit/s für eine kurze Trace-Länge (< 5 Zoll)
  • Nicht-magnetisches 64-Pin-Gehäuse von 9 × 9 mm

Applikationen

  • Medizinische Bildverarbeitung: Ultraschall, MRT
  • Hochfrequenz-Ultraschall
  • Zerstörungsfreie Werkstoffprüfungen (NDT)
  • RADAR, LIDAR und Spektroskopie
  • Digitale Oszilloskope und Datenerfassung

Funktionales Blockdiagramm

Blockdiagramm - Texas Instruments ADS52J65 16-Bit-Analog-Digital-Wandler (ADC)
Veröffentlichungsdatum: 2019-02-05 | Aktualisiert: 2023-06-16