STMicroelectronics SPC58 Chorus 2B Fahrzeugkarosserie-Mikrocontroller

STMicroelectronics SPC58 Chorus 2B Fahrzeugkarosserie-Mikrocontroller sind Teil des Power Architecture® Universal-Automotive-MCU-Portfolios. Dieses Portfolio ist für Karosserie-, Netzwerk- und Komfort-Applikationen ausgelegt.Die SPC58 Chorus 2B Produktlinie wird mit einem 80-MHz-Einzel-Core mit einem Flash-Speicher von bis zu 1 Mbyte angeboten. Die Produktlinie enthält einen Fehlerbehebungscode (ECC) und ist mit der SPC58 4B und der SPC58 C Produktlinie von Automotive-Mikrocontrollern Pin-zu-Pin-kompatibel.

Die SPC58-2B-Produktlinie erfüllt die Anforderungen gemäß ISO 26262 und unterstützt den ASIL-B-Sicherheitsstandard. Sie sind in unterschiedlichen Gehäusen verfügbar, die von einem kompakten QFN48- bis zu einem 64-Pin- und 100-Pin-TQFP-Gehäuse mit freiliegenden Pads für einen hohen thermischen Wirkungsgrad reichen.

Merkmale

AEC-Q100-qualifiziert
e200z2 Hochleistungs-Einzel-Core
- 32-Bit-CPU mit Power-Architecture-Technologie
- Core-Frequenz so hoch wie 80 MHz
- Variables Length Encoding (VLE)
- Fließkomma, End-zu-End-Fehlerbehebung
1.088 KB (1.024 KB Code-Flash + 64 KB Daten-Flash) On-Chip-Flash-Speicher: unterstützt den Lesevorgang während Programmier- sowie Löschvorgängen und mehrere Blöcke ermöglichen eine EEPROM-Emulation
96 KB On-Chip-Universal-SRAM
Multikanal-Direct-Memory-Access-Controller (eDMA) mit 16 Kanälen
1 Interrupt-Controller (INTC)
Umfassendes ASIL-B-Sicherheitskonzept der neuen Generation:
- ASIL-B von ISO 26262
- FCCU zur Sammlung und Reaktion auf Fehlermeldungen
- Fehlerspeichermanagementeinheit (Memory Error Management Unit, MEMU) für die Erfassung und Meldung von Fehlerereignissen in Speichern
- Zyklische Redundanzprüfungseinheit (CRC)
- End-zu-End-Fehlerbehebungscode-Logikschaltung (e2eECC)
Crossbar-Schalterarchitektur ermöglicht den Parallelzugang auf Peripherien, Flash oder RAM aus mehreren Bus-Mastern mit End-zu-End-ECC
Sperrschichttemperaturbereich: -40 °C bis 150 °C

Body Cross Triggering Unit (BCTU):
- Löst ADC-Umwandlungen von jedem eMIOS-Kanal aus
- Löst ADC-Umwandlungen von bis zu zwei dedizierten PIT_RTIs aus
- 1 Ereigniskonfigurationsregister für jedes Timer-Ereignis ermöglicht das Bestimmen des entsprechenden ADC-Kanals
- Synchronisierung mit ADC zur Kollisionsvermeidung
1 verbesserter 12-Bit-SAR-Analog-Digital-Wandler
- Bis zu 27 Kanäle
- Verbesserte Diagnosefunktion
Kommunikationsschnittstellen
- 6 LINFlexD-Module
- 4 deseriale serielle Peripherieschnittstellenmodule (DSPI)
- 7 MCAN-Schnittstellen mit erweitertem geteiltem Speicherschema und ISO CAN-FD-Unterstützung
Zweiphasen-Regelschleifen mit stabiler Taktdomäne für Peripherien und FM-Modulationsbereich für rechnergestütztes Gehäuse
Nexus Class 3 Debug- und Trace-Schnittstelle
Boot Assist Flash (BAF) unterstützt die Werksprogrammierung mit einer seriellen Bootladung über asymmetrischen CAN oder LIN/UART
Verbessertes modulares I/O-Subsystem (eMIOS): bis zu 64 zeitlich festgelegte I/O-Kanäle mit einer 16-Bit-Zähler-Auflösung
Fortschrittliches und flexibles Versorgungsschema
- On-Chip-Spannungsregler für eine Core-Logikversorgung von 1,2 V