NXP Semiconductors SJA1124 Quad-LIN-Master-Transceiver

Der SJA1124 Quad Local Interconnect Network (LIN) Master-Transceiver von NXP Semiconductors enthält einen LIN-Master-Controller und LIN-Transceiver mit Master-Anschluss in jedem Kanal. Dieses Bauteil überträgt LIN-Master-Rahmen zum physikalischen LIN-Bus über die physikalische LIN-Schicht. Der SJA1124 LIN-Master-Transceiver wurde für Fahrzeug-Subnetzwerke mit Baudraten von bis zu 20 kBd entwickelt. Dieses LIN-Master-Kanal-Bauteil ist konform mit LIN 2.0, LIN 2.1, LIN 2.2 und LIN 2.2A. Eine Serielle Peripherieschnittstelle (SPI) und ein Unterbrechungsausgang bieten die Schnittstelle zwischen SJA1124 und einem Mikrocontroller.

Der SJA1124 wandelt übetragene Datenströme, die auf dem SPI empfangen werden, in LIN-Master-Rahmen um, die auf den LIN-Bus übertragen werden. Die LIN-Master-Rahmen werden als optimierte Bus-Signale übertragen, die geformt werden, um die elektromagnetische Emission (EME) zu minimieren. Der SJA1124 kann über die LIN-Pins und die SPI-Schnittstelle im geringen Leistungsmodus hochgefahren werden.

Merkmale

  • Vier LIN-Master-Kanäle:
    • LIN Master-Controller
    • LIN-Transceiver
    • LIN-Master-Anschluss, der aus einer Diode und einem 1 kΩ ±10 % Resistor besteht
  • Konform mit:
    • LIN 2.0, LIN 2.1, LIN 2.2 und LIN 2.2A
    • ISO 17987-3:2016 and ISO 17987-4:2016 (12 V LIN)
    • SAE J2602-1
  • Sehr geringe Stromaufnahme im geringen Leistungsmodus mit Hochfahren über SPI oder LIN
  • Option zur Steuerung eines externen Spannungsreglers über den INHN-Ausgang
  • Bussignalformen, optimiert für Baudraten von bis zu 20 kBd
  • SPI zur Kommunikation mit dem Mikrocontroller
  • Unterbrechungen können einzeln konfiguriert werden
  • Erleichtert die synchrone LIN-Rahmenübertragung über mehrere SJA1124 Bauteile
  • VIO-Eingang für die direkte Verbindung mit 3,3 V und 5 V Mikrocontrollern
  • On-Chip Phase-Locked Loop (PLL) für LIN-Master-Controller
  • Passives Verhalten im ausgeschalteten Zustand
  • Unterspannungserkennung
  • Unbedrahtetes DHVQFN24 Gehäuse (3,5 mm × 5,5 mm), das die verbesserte automatische optische Inspektionsfähigkeit (AOI) unterstützt
  • LIN Master-Controller:
    • Unabhängig je LIN-Kanal:
      • Baud-Rate
      • Betriebsart
      • Status und Unterbrechung
    • Vollständige LIN-Rahmenverarbeitung und Übertragung
    • Eine Unterbrechung je LIN-Rahmen
    • Zeitüberschreitungserkennung der Slave-Reaktion
    • Programmierbare Unterbrechungsdauer
    • Automatische Synchronisierungsfeldgeneration
    • Programmierbare Stoppbit-Länge
    • Hardware-Paritätsgeneration
    • Hardware- oder Software-Kontrollsummengenerierung
    • Störungseinschränkung
    • Fraktionierter Baud-Raten-Generator
  • Schutzeinrichtungen:
    • Hervorragende Elektromagnetische Störfestigkeit (EMI)
    • ±6 kV ESD-Schutz gemäß IEC 61000-4-2 für Pins LIN1 nach LIN4 und BAT
    • Busanschluss und Batteriepin geschützt vor Transienten in der Automotive-Umgebung (ISO 7637)
    • Bus-Anschluss kurzschlussgeschützt zu Batterie und Masse
    • LIN-dominierte Timeout-Funktion
    • Thermischer Schutz

SJA1124 Blockdiagramm

Blockdiagramm - NXP Semiconductors SJA1124 Quad-LIN-Master-Transceiver

SJA1124 Applikations-Schaltplan

Applikations-Schaltungsdiagramm - NXP Semiconductors SJA1124 Quad-LIN-Master-Transceiver

Videos

Veröffentlichungsdatum: 2018-12-09 | Aktualisiert: 2025-02-07