Nexperia NXP NPIC6C595/596 Power Logic Schieberegister

Das NPIC6C595/596 Power Logic Schieberegister von NXP ist ein 8-Bit Schieberegister mit seriellem Eingang/seriellem oder parallelen Ausgang mit Speicherregister und Open-Drain-Ausgängen. Sowohl das Schiebe- als auch das Speicherregister werden separat getaktet. Das Bauteil bietet einen seriellen Eingang (DS) und einen seriellen Ausgang (Q7S), um Kaskadieren zu ermöglichen, und einen asynchronen Reset-MR-Eingang. Ein LOW-On-MR setzt sowohl das Schieberegister als auch das Speicherregister zurück. Daten werden auf die LOW-to-HIGH-Übergänge des SHCP-Eingangs geschoben. Die Daten im Schieberegister werden auf einem LOW-to-HIGH-Übergang des STCP-Eingangs auf das Speicherregister übertragen. Wenn beide Takte miteinander verbunden werden, ist das Schieberegister stets einen Taktimpuls vor dem Speicherregister.