Infineon Technologies S27KS064x und S27KL064x HYPERRAM™ 2,0 Speicher
Die S27KS064x und S27KL064x HYPERRAM™ 2.0-Speicher von Infineon Technologies sind Hochgeschwindigkeits-DRAMs mit niedriger Pinzahl für leistungsstarke Embedded-Systeme, die einen Erweiterungsspeicher erfordern. Diese Bauteile bieten HYPERBUS™ - und Octal-SPI-Schnittstellen, die auf den älteren Funktionen von sowohl parallelen als auch seriellen Schnittstellenspeicher basieren. Diese DRAMs arbeiten in einem Spannungsbereich von 1,8 V bis 3 V und bieten eine Durchsatz-Bandbreite von bis zu 400 MBps. Dadurch ist HYPERRAM™ 2.0 der ideale Erweiterungsspeicher für Controller mit begrenztem On-Board-RAM. Wenn der HYPERRAM™ 2.0 als Scratchpad-Speicher verwendet wird, ermöglichen die schnellen Lese-und Schreibvorgänge eine schnelle Ausgabe hochauflösender Grafiken. Zu den typischen Applikationen gehören Automotive-Kombiinstrumente, industrielle Human-Machine-Schnittstelle (HMI), industrielle Machine-Vision und Display-Systeme für die Unterhaltungselektronik.Der S27KS064x und S27KL064x HyperRAM 2.0 DRAM von Infineon Technologies wird in einem verstärkten Ball-Grid-Array-Gehäuse (BGA) angeboten.
Merkmale
- Technologie: 38 nm DRAM
- HYPERBUS-Schnittstelle
- 8 V bis 3,0 V Schnittstellenunterstützung
- Einendiger Taktgeber (CK) – 11 Bus-Signale
- Optionaler Differential-Taktgeber (CK, CK#) – 12 Bus-Signale
- Chipauswahl (CS-Nr.)
- 8-Bit-Datenbus (DQ[7:0])
- Hardware-Reset (RESET#)
- Bidirektionales Strobe-Signal zum Lesen und Schreiben von Daten (Read-Write Data Strobe, RWDS):
- Ausgabe am Anfang aller Transaktionen, um die Aktualisierungslatenz anzuzeigen
- Ausgabe bei Lesetransaktionen als Strobe-Signal zum Lesen
- Eingabe bei Schreibtransaktionen als Schreibdatenmaske
- Optionales mittig ausgerichtetes DDR-Strobe-Signal zum Lesen (DCARS)
- Während Lesetransaktionen wird RWDS durch einen zweiten Taktgeber kompensiert, der vom CK phasenverschoben ist
- Der phasenverschobene Taktgeber wird verwendet, um die RWDS-Übergangsflanke innerhalb des Lesedatenauges zu bewegen
- Maximale Taktrate: 200 MHz
- DDR – Übertragungsdaten auf beiden Taktflanken
- Datendurchsatz bis zu 400MBps (3.200 Mbps)
- Konfigurierbare Burst-Eigenschaften, linearer Burst
- Wrap-Burst-Längen
- 16 Byte (acht Taktgeber)
- 32 Byte (16 Taktgeber)
- 64 Byte (32 Taktgeber)
- 128 Byte (64 Taktgeber)
- Hybrid-Option – ein Wrap-Burst gefolgt von einem linearen Burst
- Konfigurierbare Ausgangsantriebsstärke
- Leistungsmodi
- Hybrid-Schlafmodus
- Deep-Power-Down-Funktion
- Array-Aktualisierung
- Teilspeicher-Array (1/8, 1/4, 1/2)
- Voll
- Betriebstemperaturbereich
- Industrie (I): -40 °C bis +85 °C
- Industrie Plus (V): -40 °C bis +105 °C
- Automotive, AEC-Q100 Klasse 3: -40 °C bis +85 °C
- Automotive, AEC-Q100 Klasse 2: -40 °C bis +105 °C
- FBGA24-Gehäuse von 6,0 mm x 8,0 mm x 1,0 mm
Applikationen
- Automotive-Kombiinstrumente
- Displaysysteme für Unterhaltungselektronik
- Unterhaltungselektronik- und Industrie-HMI
- Industrielle maschinelle Bildverarbeitung
Videos
Logikschaltung – Blockdiagramm
Veröffentlichungsdatum: 2020-02-24
| Aktualisiert: 2024-09-27
