Analog Devices Inc. AD9250 Dualer 14-Bit-ADC
Der AD9250 duale, 14-Bit Analog-zu-Digital Wandler (ADC) von Analog Devices zeichnet sich durch Abtastraten von bis zu 250MSPS aus und wurde für Kommunikationsanwendungen entwickelt, bei denen geringe Kosten, eine geringe Größe, eine hohe Bandbreite und Vielseitigkeit gewünscht sind. Der konfigurierbare Ausgangsblock JESD204B unterstützt bis zu 5Gbps pro Leitung. Die ADC-Kerne bieten eine mehrstufige differentielle Pipeline-Architektur mit integrierter Fehlerkorrekturlogik am Ausgang. Die ADC-Kerne verfügen über Eingänge mit einer hohen Bandbreite und unterstützen eine Vielzahl von frei wählbaren Eingangsbereichen. Eine integrierte Spannungsreference erleichtert Design-Überlegungen. Ein integrierter Zyklusstabilisator kompensiert große Abweichungen der ADC-Taktzyklen unter Beibehaltung der hervorragenden Leistung der Wandler. Die serielle Hochgeschwindigkeits-Schnittstelle JESD204B reduziert Bord-Routing-Anforderungen und senkt die Kontaktzahlanforderungen für das Empfangsgerät.The ADC cores feature wide bandwidth inputs supporting a variety of user-selectable input ranges. An integrated voltage reference eases design considerations. A duty cycle stabilizer is provided to compensate for variations in the ADC clock duty cycle, allowing the converters to maintain excellent performance. The JESD204B high speed serial interface reduces board routing requirements and lowers pin count requirements for the receiving device.
Merkmale
- JESD204B Subclass 0 or Subclass 1 coded serial digital outputs
- Signal-to-noise ratio (SNR) = 70.6dBFS at 185MHz AIN and 250MSPS
- Spurious-free dynamic range (SFDR) = 88dBc at 185MHz AIN and 250MSPS
- 711mW at 250 MSPS Total power consumption
- 1.8V supply voltages
- Integer 1-to-8 input clock divider
- Sample rates of up to 250MSPS
- IF sampling frequencies of up to 400MHz
- Internal analog-to-digital converter (ADC) voltage reference
Applikationen
- Diversity radio systems
- Multimode digital receivers (3G)
- TD-SCDMA, WiMax, WCDMA, CDMA2000, GSM, EDGE, LTE
- DOCSIS 3.0 CMTS upstream receive paths
- HFC digital reverse path receivers
- I/Q demodulation systems
- Smart antenna systems
- Electronic test and measurement equipment
- RADAR receivers
- COMSEC radio architectures
- IED detection/jamming systems
- General-purpose software radios
- Broadband data applications
Block Diagram
Veröffentlichungsdatum: 2013-04-18
| Aktualisiert: 2022-03-11
