Buffer di clock LVDS additivo a basso jitter LMK1D121x

Il buffer di clock LVDS LMK1D121x additivo a basso jitter di Texas Instruments è progettato specificamente per pilotare linee di trasmissione da 50 Ω. Quando si azionano ingressi in modalità a terminazione singola, applicare la tensione di polarizzazione appropriata al pin di ingresso negativo non utilizzato. Il LMK1D1212 distribuisce con uno sfasamento minimo di uno dei due ingressi clock selezionabili (IN0 e IN1) a 12 coppie di uscite clock LVDS differenziali (da OUT0 a OUT11). Analogamente, il LMK1D1216 distribuisce 16 coppie di uscite di clock LVDS differenziali (da OUT0 a OUT15). La famiglia LMK1D121x può accettare due sorgenti di clock in un multiplexer di ingresso. Gli ingressi possono essere LVDS, LVPECL, LP-HCSL, HCSL, CML o LVCMOS.