AS4C512M32MD4V-046BIN

Alliance Memory
913-AS4C512M32MD4V46
AS4C512M32MD4V-046BIN

Herst.:

Beschreibung:
DRAM LPDDR4X, 16Gb, 512M x 32, 0.6V, 200ball TFBGA, 2133MHZ, INDUSTRIAL TEMP

Lebenszyklus:
Neues Produkt:
Neu von diesem Hersteller.
ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Auf Lager: 455

Lagerbestand:
455 sofort lieferbar
Lieferzeit ab Hersteller:
30 Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.
Minimum: 1   Vielfache: 1
Stückpreis:
-.-- CHF
Erw. Preis:
-.-- CHF
Vorauss. Zolltarif:
Dieses Produkt wird KOSTENLOS versandt

Preis (CHF)

Menge Stückpreis
Erw. Preis
66.89 CHF 66.89 CHF
61.74 CHF 617.40 CHF
59.72 CHF 1 493.00 CHF
58.22 CHF 2 911.00 CHF
56.74 CHF 6 808.80 CHF

Produktattribut Attributwert Attribut auswählen
Alliance Memory
Produktkategorie: DRAM
RoHS:  
SDRAM - LPDDR4X
16 Gbit
32 bit
2.133 GHz
FBGA-200
512 M x 32
3.5 ns
1.7 V
1.95 V
- 40 C
+ 95 C
AS4C
Tray
Marke: Alliance Memory
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 120
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 10 mA
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Für diese Funktionalität ist die Aktivierung von JavaScript erforderlich.

CNHTS:
8542329010
CAHTS:
8542320020
USHTS:
8542320036
MXHTS:
8542320299
ECCN:
EAR99

2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM

Alliance Memory 2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM is organized as 1 or 2 channels per device, and the individual channel is 8-banks and 16-bits. This product uses a double-data-rate architecture to achieve high-speed operation. The double data rate architecture is a 16n prefetch architecture with an interface. It's designed to transfer two data words per clock cycle at the I/O pins. These devices offer fully synchronous operations referenced to the rising and falling edges of the clock. The data paths are internally pipelined and 16n bits prefetched to achieve very high bandwidth.