Halbleiter

Ergebnisse: 638
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (CHF) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS
ISSI DRAM Automotive (-40 to +85C), 128M, 3.3V, SDRAM, 4Mx32, 143MHz, 90 ball BGA (8mmx13mm) RoHS, T&R
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 2 500
Mult.: 2 500
Rolle: 2 500

Lattice FPGA – Universalschaltkreis 4320 LUTs, 151 I/O 1.2V, -6 Speed, IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 360
Mult.: 360

Lattice FPGA – Universalschaltkreis 4320 LUTs 275 IO 3.3V 6 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 450
Mult.: 90

Lattice FPGA – Universalschaltkreis 4320 LUTs 207 IO 1.2V 2 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

Lattice FPGA – Universalschaltkreis 4320 LUTs 105 IO 1.2V 3 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 360
Mult.: 360

Lattice FPGA – Universalschaltkreis 4320 LUTs 279 IO 1.2V 2 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 4320 LUTs 207 IO 1.2V 5 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 119
Mult.: 119

Lattice FPGA – Universalschaltkreis 4320 LUTs 207 IO 1.2V 1 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

Lattice FPGA – Universalschaltkreis 4320 LUTs 207 IO 1.2V 3 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 119
Mult.: 119

Lattice FPGA – Universalschaltkreis Lattice MachXO2 High Performance; 4320 LUTs; 2.5/3.3V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 260
Mult.: 260

Lattice FPGA – Universalschaltkreis Lattice MachXO2 High Performance; 4320 LUTs; 2.5/3.3V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 260
Mult.: 260

Lattice FPGA – Universalschaltkreis Lattice MachXO2 Low Power; 4320 LUTs; 1.2V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 260
Mult.: 260

Lattice FPGA – Universalschaltkreis Lattice MachXO2 Low Power; 4320 LUTs; 1.2V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 260
Mult.: 260

Lattice FPGA – Universalschaltkreis 4320 LUTs 275 IO 1.2V 1 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 450
Mult.: 90

Lattice FPGA – Universalschaltkreis Lattice MachXO2 Low Power; 4320 LUTs; 1.2V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 260
Mult.: 260

Lattice FPGA – Universalschaltkreis 4320 LUTs 275 IO 1.2V 3 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 450
Mult.: 90

Lattice FPGA – Universalschaltkreis 4320 LUTs 207 IO 1.2V 5 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 90
Mult.: 90

Lattice FPGA – Universalschaltkreis 4320 LUTs 115 IO 1.2V 2 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 4320 LUTs 275 IO 3.3V 5 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 450
Mult.: 90

Lattice FPGA – Universalschaltkreis 4320 LUTs 275 IO 3.3V 4 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 450
Mult.: 90

Lattice FPGA – Universalschaltkreis 4320 LUTs 207 IO 1.2V 4 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 119
Mult.: 119

Lattice FPGA – Universalschaltkreis 4320 LUTs 279 IO 1.2V 3 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 60
Mult.: 60

Lattice FPGA – Universalschaltkreis 4320 LUTs 275 IO 1.2V 4 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 450
Mult.: 90

Lattice FPGA – Universalschaltkreis 4320 LUTs 275 IO 3.3V 6 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 450
Mult.: 90

Lattice FPGA – Universalschaltkreis 4320 LUTs 207 IO 3.3V 5 Spd
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 53 Wochen
Min.: 119
Mult.: 119