Si538 JESD204B Clock Generators

Skyworks Solutions Inc. Si538 JESD204B Clock Generators are high-performance, integer-based (M/N) clock generators optimized for small cell wireless applications. These demand the highest level of integration and phase noise performance. These devices are based on 4th generation DSPLL technology. The Skyworks Si538 Clock Generators combine frequency synthesis and jitter attenuation in a highly integrated digital solution that eliminates the need for external VCXO and loop filter components. These devices include a low cost, a fixed-frequency crystal that provides frequency stability for free-run and holdover modes.

Ergebnisse: 12
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (CHF) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS ECAD Model Anzahl der Ausgänge
Max. Ausgangsfrequenz
Ausgangsstufe
Eingabestufe
Verpackung/Gehäuse
Maximale Eingangsfrequenz
Versorgungsspannung - Min.
Versorgungsspannung - Max.
Minimale Betriebstemperatur
Maximale Betriebstemperatur
Serie
Montageart
Verpackung
Skyworks Solutions, Inc. Clock-Synthesizer / Jitter-Reiniger Ultra-low phase noise, dual-PLL wireless jitter attenuating clock multiplier
Datenblatt
249Auf Lager
Min.: 1
Mult.: 1

Si538x Tray
Skyworks Solutions, Inc. Clock-Synthesizer / Jitter-Reiniger Ultra-low phase noise, wireless jitter attenuating clock multiplier
Datenblatt
213Auf Lager
Min.: 1
Mult.: 1

Si538x Tray
Skyworks Solutions, Inc. Clock-Synthesizer / Jitter-Reiniger Ultra-low phase noise, multi-PLL wireless jitter attenuating clock multiplier
Datenblatt
260erwartet ab 16.10.2026
Min.: 1
Mult.: 1

12 Output 2.94912 GHz CML, HCSL, LVCMOS, LVDS, LVPECL LVCMOS QFN-64 750 MHz 1.71 V 1.89 V - 40 C + 85 C Si538x SMD/SMT Tray
Skyworks Solutions, Inc. Clock-Synthesizer / Jitter-Reiniger Ultra-low phase noise, dual-PLL wireless jitter attenuating clock multiplier
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 8 Wochen
Min.: 1
Mult.: 1

12 Output 2.94912 GHz CML, HCSL, LVCMOS, LVDS, LVPECL LVCMOS QFN-64 750 MHz 1.71 V 1.89 V - 40 C + 85 C Si538x SMD/SMT Tray
Skyworks Solutions, Inc. Clock-Synthesizer / Jitter-Reiniger Ultra-low phase noise, dual-PLL wireless jitter attenuating clock multiplier
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 8 Wochen
Min.: 1 000
Mult.: 1 000
: 1 000

12 Output 2.94912 GHz CML, HCSL, LVCMOS, LVDS, LVPECL Differential, LVCMOS QFN-64 750 MHz 1.71 V 1.89 V - 40 C + 85 C Si538x SMD/SMT Reel
Skyworks Solutions, Inc. Clock-Synthesizer / Jitter-Reiniger Ultra-Low Phase Noise, JESD204B Compliant, Jitter Attenuating Clock Multiplier
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 8 Wochen
Min.: 260
Mult.: 260

12 Output 2.94912 GHz CML, HCSL, LVCMOS, LVDS, LVPECL LVCMOS QFN-64 750 MHz 1.71 V 1.89 V - 40 C + 85 C Si538x SMD/SMT Tray
Skyworks Solutions, Inc. Clock-Synthesizer / Jitter-Reiniger Ultra-Low Phase Noise, JESD204B Compliant, Jitter Attenuating Clock Multiplier
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 8 Wochen
Min.: 1 000
Mult.: 1 000
: 1 000

12 Output 2.94912 GHz CML, HCSL, LVCMOS, LVDS, LVPECL Differential, LVCMOS QFN-64 750 MHz 1.71 V 1.89 V - 40 C + 85 C Si538x SMD/SMT Reel
Skyworks Solutions, Inc. Clock-Synthesizer / Jitter-Reiniger Ultra-low phase noise, multi-PLL wireless jitter attenuating clock multiplier
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 8 Wochen
Min.: 260
Mult.: 260

Si538x Tray
Skyworks Solutions, Inc. Clock-Synthesizer / Jitter-Reiniger Ultra-low phase noise, multi-PLL wireless jitter attenuating clock multiplier
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 8 Wochen
Min.: 1 000
Mult.: 1 000
: 1 000

Si538x Reel
Skyworks Solutions, Inc. Clock-Synthesizer / Jitter-Reiniger Ultra-low phase noise, multi-PLL wireless jitter attenuating clock multiplier
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 8 Wochen
Min.: 1 000
Mult.: 1 000
: 1 000

12 Output 2.94912 GHz CML, HCSL, LVCMOS, LVDS, LVPECL Differential, LVCMOS QFN-64 750 MHz 1.71 V 1.89 V - 40 C + 85 C Si538x SMD/SMT Reel
Skyworks Solutions, Inc. Clock-Synthesizer / Jitter-Reiniger Ultra-low phase noise, wireless jitter attenuating clock multiplier
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 8 Wochen
Min.: 1 000
Mult.: 1 000
: 1 000

Si538x Reel
Skyworks Solutions, Inc. Clock-Synthesizer / Jitter-Reiniger Ultra-low phase noise, dual-PLL wireless jitter attenuating clock multiplier
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 8 Wochen
Min.: 1 000
Mult.: 1 000
: 1 000

Si538x Reel