A3T2GF40CBF-HPI

Zentel Japan
155-A3T2GF40CBF-HPI
A3T2GF40CBF-HPI

Herst.:

Beschreibung:
DRAM DDR3&DDR3L 2Gb, 128Mx16, 1866 at CL13, 1.35V&1.5V, FBGA-96, Ind. Temp.

Datenblatt:
ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.
Mehr über
Weitere Informationen zu Zentel Japan A3T2GF40CBF-HPI

Auf Lager: 1 884

Lagerbestand:
1 884 sofort lieferbar
Lieferzeit ab Hersteller:
20 Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.
Bestellmengen größer als 1884 können einer Mindestbestellmenge unterliegen.
Minimum: 1   Vielfache: 1
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:

Preis (CHF)

Menge Stückpreis
Erw. Preis
CHF 7.78 CHF 7.78
CHF 7.23 CHF 72.30
CHF 7.01 CHF 175.25
CHF 6.84 CHF 342.00
CHF 6.68 CHF 668.00
CHF 6.45 CHF 1 612.50
CHF 6.29 CHF 3 145.00
CHF 6.25 CHF 6 250.00
2 090 Kostenvoranschlag

Produktattribut Attributwert Attribut auswählen
Zentel Japan
Produktkategorie: DRAM
RoHS:  
SDRAM - DDR3L
2 Gbit
16 bit
933 MHz
FPGA-96
128 M x 16
1.283 V
1.575 V
- 40 C
+ 95 C
DDR3(L)
Tray
Marke: Zentel Japan
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 2090
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 82 mA
Handelsname: Zentel Japan
Gewicht pro Stück: 234.800 mg
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Datenblatt

CNHTS:
8542329010
USHTS:
8542320036
ECCN:
EAR99

DDR3 SDRAM

Zentel DDR3 SDRAM features a high-speed data transfer that is realized by the 8 bits prefetch pipelined architecture. The SDRAM has a double-data-rate architecture with two data transfers per clock cycle. They have a bi-directional differential data strobe (DQS and /DQS) and are transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs. The differential clock inputs (CK and /CK) DLL aligns DQ and DQS transitions with CK transitions.

EMPFOHLENE PRODUKTE
ZENTEL JAPAN

Supplier Image
Alle neuen Produkte von Zentel Japan anzeigen

Ein unerwarteter Fehler ist aufgetreten.


Haben Sie eine Frage? Bitte besuchen Sie das Hilfecenter.
Bei Fragen zu einer bestimmten Bestellung melden Sie sich bitte bei Ihrem Konto an.

Sollten Sie weitere Probleme haben, kontaktieren Sie uns bitte unter 800-346-6873 oder senden Sie eine E-Mail an help@mouser.com.