W66CQ2NQUAFJ

Winbond
454-W66CQ2NQUAFJ
W66CQ2NQUAFJ

Herst.:

Beschreibung:
DRAM 4Gb LPDDR4X, DDP, x32, 1600MHz, -40C-105C

Lebenszyklus:
Status beim Hersteller bestätigen:
Informationen über den Produktlebenszyklus sind nicht eindeutig. Holen Sie ein Angebot ein, um die Verfügbarkeit dieser Teilenummer vom Hersteller zu bestätigen.
ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Auf Lager: 130

Lagerbestand:
130 sofort lieferbar
Lieferzeit ab Hersteller:
53 Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.
Bestellmengen größer als 130 können einer Mindestbestellmenge unterliegen.
Lange Lieferzeit für dieses Produkt.
Minimum: 1   Vielfache: 1   Maximal: 130
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:

Preis (CHF)

Menge Stückpreis
Erw. Preis
CHF 14.37 CHF 14.37
CHF 13.77 CHF 137.70

Produktattribut Attributwert Attribut auswählen
Winbond
Produktkategorie: DRAM
RoHS:  
SDRAM - LPDDR4X
4 Gbit
32 bit
1.6 GHz
WFBGA-200
128 M x 32
1.06 V
1.95 V
- 40 C
+ 105 C
Tray
Marke: Winbond
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 144
Unterkategorie: Memory & Data Storage
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

CNHTS:
8542329010
CAHTS:
8542320020
USHTS:
8542320036
MXHTS:
8542320299
ECCN:
EAR99

W66BP6NB/W66CP2NQ SDRAM LPDDR4

Winbond W66BP6NB/W66CP2NQ SDRAM LPDDR4 bietet ein Single-Die-Package (SDP) oder Dual-Die-Package (DDP) und eine 2- oder 4-Takt-Architektur auf dem Command/Address (CA) BUS. Der LPDDR4 nutzt die 2- oder 4-Takt-Architektur auf dem CA-BUS, um die Anzahl der Eingangspins im System zu reduzieren. Der 6-Bit CA-BUS enthält die Befehls-, Address- und Bankinformationen. Jeder Befehl verwendet einen 1-, 2- oder 4-Taktgeber, in dem die Befehlsinformationen auf der positiven Edge des Taktgebers übertragen werden.