STGAP2SICSANC

STMicroelectronics
511-STGAP2SICSANC
STGAP2SICSANC

Herst.:

Beschreibung:
Galvanisch isolierte Gate-Treiber Galvanically isolated 4 A single gate driver for SiC MOSFETs

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Verfügbarkeit

Lagerbestand:
Nicht auf Lager
Lieferzeit ab Hersteller:
25 Wochen Geschätzte Produktionszeit des Werks.
Lange Lieferzeit für dieses Produkt.
Minimum: 2000   Vielfache: 2000
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:
Dieses Produkt wird KOSTENLOS versandt

Preis (CHF)

Menge Stückpreis
Erw. Preis
CHF 0.761 CHF 1 522.00
CHF 0.76 CHF 3 040.00

Produktattribut Attributwert Attribut auswählen
STMicroelectronics
Produktkategorie: Galvanisch isolierte Gate-Treiber
RoHS:  
AEC-Q100
Tube
Marke: STMicroelectronics
Feuchtigkeitsempfindlich: Yes
Produkt-Typ: Gate Drivers
Verpackung ab Werk: 2000
Unterkategorie: PMIC - Power Management ICs
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Für diese Funktionalität ist die Aktivierung von JavaScript erforderlich.

CAHTS:
8542390000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

STGAP2SICS Einzel-Gate-Treiber

STMicroelectronics STGAP2SICS Einzel-Gate-Treiber bieten eine galvanische Trennung zwischen dem Gate-Treiberkanal und der Niederspannungssteuerung sowie der Schnittstellenschaltung. Die Gate-Treiber zeichnen sich durch eine Leistung von 4 A und Rail-to-Rail-Ausgänge aus, wodurch sich die Bauteile auch für Applikationen mit mittlerer und hoher Leistung, wie z. B. Leistungsumwandlung und Motortreiber-Wechselrichter in Industrieapplikationen eignen. Das Bauteil ist in zwei verschiedenen Konfigurationen verfügbar. Die Konfiguration mit separaten Ausgangspins (STGAP2SICSTR) ermöglicht die unabhängige Optimierung von Einschalt- und Ausschaltvorgängen mit dedizierten Gate-Widerständen. Die Konfiguration umfasst einen Einfachausgangs-Pin und eine Miller-Klemmfunktion (STGAP2SICSCTR) verhindert Gate-Spitzen während schneller Kommutierung in Halbbrückentopologien. Beide Konfigurationen bieten eine hohe Flexibilität und eine Reduzierung der BOM für externe Komponenten.