GS8321Z18AGD-400I

GSI Technology
464-GS8321Z18AGD400I
GS8321Z18AGD-400I

Herst.:

Beschreibung:
SRAM 2.5 or 3.3V 2M x 18 36M

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Verfügbarkeit

Lagerbestand:
Nicht auf Lager
Lieferzeit ab Hersteller:
Minimum: 18   Vielfache: 18
Stückpreis:
-.-- CHF
Erw. Preis:
-.-- CHF
Vorauss. Zolltarif:
Dieses Produkt wird KOSTENLOS versandt

Preis (CHF)

Menge Stückpreis
Erw. Preis
76.12 CHF 1 370.16 CHF
74.19 CHF 4 006.26 CHF
69.99 CHF 7 558.92 CHF
252 Kostenvoranschlag

Produktattribut Attributwert Attribut auswählen
GSI Technology
Produktkategorie: SRAM
RoHS:  
NBT
SMD/SMT
GS8321Z18AGD
Tray
Zugangszeit: 4 ns
Marke: GSI Technology
Schnittstellen-Typ: Parallel
Maximale Taktfrequenz: 400 MHz
Maximale Betriebstemperatur: + 85 C
Speichergröße: 36 Mbit
Speichertyp: SDR
Minimale Betriebstemperatur: - 40 C
Feuchtigkeitsempfindlich: Yes
Organisation: 2 M x 18
Verpackung/Gehäuse: BGA-165
Produkt-Typ: SRAM
Verpackung ab Werk: 18
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 285 mA, 375 mA
Versorgungsspannung - Max.: 3.6 V
Versorgungsspannung - Min.: 2.3 V
Handelsname: NBT SRAM
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Für diese Funktionalität ist die Aktivierung von JavaScript erforderlich.

Konformitätscodes
CNHTS:
8542319090
CAHTS:
8542320041
USHTS:
8542320041
JPHTS:
854232029
KRHTS:
8542321020
TARIC:
8542324500
MXHTS:
8542320201
ECCN:
3A991.b.2.b
Ursprungsklassifikationen
Ursprungsland:
Nicht lieferbar
Herstellungsland:
Nicht lieferbar
Land der Verbreitung:
Nicht lieferbar
Zum Zeitpunkt der Lieferung kann sich das Land ändern.

NBT SRAMs

GSI Technology NBT SRAMs are 144Mbit and 288Mbit Synchronous Static SRAMs that utilize all available bus bandwidth. The SRAMs achieve this by eliminating the need to insert deselect cycles when the device is switched from read to write cycles. The devices' simplified interface is designed to use a data bus's maximum bandwidth. Because it is a synchronous device, address, data inputs, and read/write control inputs are captured on the rising edge of the input clock.