AS4C64M4SA-7TCNTR

Alliance Memory
913-AS4C64M4SA7TCNT
AS4C64M4SA-7TCNTR

Herst.:

Beschreibung:
DRAM 256Mb, 3.3V, 143Mhz 64M x 4 SDRAM

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Verfügbarkeit

Lagerbestand:
Nicht auf Lager
Lieferzeit ab Hersteller:
20 Wochen Geschätzte Produktionszeit des Werks.
Minimum: 1000   Vielfache: 1000
Stückpreis:
-.-- CHF
Erw. Preis:
-.-- CHF
Vorauss. Zolltarif:
Dieses Produkt wird KOSTENLOS versandt

Preis (CHF)

Menge Stückpreis
Erw. Preis
Ganzes Reel (Sie bestellen ein Vielfaches von 1000)
4.84 CHF 4 840.00 CHF

Alternativverpackung

Herst. Teilenr.:
Verpackung:
Tray
Verfügbarkeit:
Auf Lager
Preis:
7.51 CHF
Min:
1

Produktattribut Attributwert Attribut auswählen
Alliance Memory
Produktkategorie: DRAM
RoHS:  
SDRAM
256 Mbit
4 bit
143 MHz
TSOP-II-54
64 M x 4
5.4 ns
3 V
3.6 V
0 C
+ 70 C
AS4C64M4SA
Reel
Marke: Alliance Memory
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 1000
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 55 mA
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Konformitätscodes
CAHTS:
8542320020
USHTS:
8542320024
MXHTS:
8542320201
ECCN:
EAR99
Ursprungsklassifikationen
Ursprungsland:
Taiwan
Herstellungsland:
Taiwan
Land der Verbreitung:
Taiwan
Zum Zeitpunkt der Lieferung kann sich das Land ändern.

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.