AS4C64M16D2A-25BIN

Alliance Memory
913-4C64M16D2A25BIN
AS4C64M16D2A-25BIN

Herst.:

Beschreibung:
DRAM DDR2, 1G, 64M x 16, 1.8V, 96-ball BGA, 400 MHz, (A-die), Industrial Temp - Tray

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Verfügbarkeit

Lagerbestand:
0

Sie können dieses Produkt immer noch nachbestellen.

Auf Bestellung:
418
erwartet ab 02.06.2026
Lieferzeit ab Hersteller:
8
Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.
Minimum: 1   Vielfache: 1
Stückpreis:
-.-- CHF
Erw. Preis:
-.-- CHF
Vorauss. Zolltarif:

Preis (CHF)

Menge Stückpreis
Erw. Preis
12.76 CHF 12.76 CHF
11.83 CHF 118.30 CHF
11.46 CHF 286.50 CHF
10.92 CHF 546.00 CHF
10.65 CHF 1 065.00 CHF
10.49 CHF 2 192.41 CHF
10.22 CHF 4 271.96 CHF

Produktattribut Attributwert Attribut auswählen
Alliance Memory
Produktkategorie: DRAM
RoHS:  
SDRAM - DDR2
1 Gbit
16 bit
400 MHz
FBGA-84
64 M x 16
400 ps
1.7 V
1.9 V
- 40 C
+ 95 C
AS4C64M16D2A
Tray
Marke: Alliance Memory
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 209
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 170 mA
Gewicht pro Stück: 6 g
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Konformitätscodes
CNHTS:
8542319090
CAHTS:
8542320020
USHTS:
8542320032
MXHTS:
8542320201
ECCN:
EAR99
Ursprungsklassifikationen
Ursprungsland:
Taiwan
Herstellungsland:
Taiwan
Land der Verbreitung:
Taiwan
Zum Zeitpunkt der Lieferung kann sich das Land ändern.

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.